采集數據的有效傳輸和存儲轉發技術的發展保證了數字圖像在現實中廣泛應用。如今，從多媒體通信領域的遠程教育、圖像監視到醫學上的遠程會診，都和數據的有效傳輸及存儲轉發技術息息相關。在國防工業領域，圖像數據的采集存儲和連續有效轉發也起著巨大的作用，航空遙感圖像和衛星遙感圖像的處理加工，電視制導中數據視頻圖像的傳輸，都離不開圖像傳輸存儲技術。本文設計的基于Flash的高速大容量固態數據存儲器，采用了基于LVDS的數據傳輸方式傳輸兩路高速圖像數據，實現圖像數據的高速實時存儲。不僅具有處理速度快、設計靈活性高等特點，還具有可配置性和可重構性的特點。

　　1 系統總體設計

　　本文介紹的圖像存儲器在飛行任務中負責完成兩路獨立視頻信號的采集存儲任務。視頻圖像存儲的總體結構框圖如圖1所示，當光耦接收到起飛和誘餌兩個控制點火信號后，FPGA就控制視頻信號1、視頻信號2經2路獨立的LVDS接口傳輸，并分別解碼后緩存到2個外部FIFO中，最后寫入到2個各自的存儲模塊Flash當中。在系統工作時，讀書裝置可以實時監測記錄器關鍵狀態參數；系統存儲工作完成后，讀數裝置通過LVDS接口以20 Mbyte/s的速度遠程高速讀取圖像記錄器的數據，將數據回傳至上位機進行存盤判讀。

　　圖1存儲器功能框圖

　　本設計存儲器負責接收的2路圖像尺寸均為640 X480 byte，在飛行器內部傳感器下發起飛和誘餌兩個關鍵信號的控制下，圖像數據存儲器分別對這2路視頻圖像信號進行采集，采樣位數：8 byte/像素，輸入數據碼率：30.72 Mbyte/s，幀率：100 f/s(幀/秒)，然后將解碼后的數據分別存儲到2個Flash中，最后準確地完成數據的轉發任務，使圖像數據順利進入下一模塊。存儲器視頻信號處理硬件電路框圖如圖2所示。

　　圖2存儲器視頻信號處理硬件電路框圖

　　2 硬件電路設計

　　2.1 LVDS長線傳輸電路設計

　　本設計系統中攝像頭發出的視頻圖像信號屬于高速變化的信號，容易受到噪聲影響。低壓差分(Low Volt-age Differential Signaling，LVDS)數據傳輸技術是一種新型的、具有很低的差分電壓擺動幅度的信號傳輸方式。LVDS傳輸過程中以差分的方式傳送數據，從而具有很低的串擾和噪聲以及只消耗很少的功率。此外它通過一對并行PCB走線或平衡電纜傳輸數據，可以達到100 Mbit/s甚至高于1 Gbit/s的高速率數據傳輸。解決了高速數據的有效傳輸，同時也將有助于降低系統設計復雜度，提高系統可靠性。基于LVDS技術的傳輸特點及應用優勢，本設計中圖像輸入接口采用LVDS進行圖像數據接收。設計中為滿足信號實時高準確性的傳輸，在LVDS發送端采用串化器和驅動器相結合的方式增強信號；在LVDS接收端采用均衡器和解串器相結合的方式，來補償信號長線傳輸過程中的損耗。這樣高速圖像信號可以穩定地傳輸上百米。如圖3為LVDS接口端硬件電路設計圖。

　　圖3 LVDS接口端硬件電路設計圖

　（點擊查看大圖）

　　2.2 FIFO的電路設計

　　本設計中進入FIFO前經解碼得到的圖像數據傳輸速率為30.72 Mbit/s，因此在FIFO的選型中，必須選擇一款讀寫速度快而且容量大的外部FIFO來緩存圖像數據。經過計算并對比分析后，本設計選用了CYPRESS公司生產的64 kbit x 18 bit的CY7CA285V：

　　1)CY7C4285V擁有66.7 MHz的最大工作頻率，10 ns的最小讀寫周期，完全可以穩定、可靠地接收碼率為30．72 Mbit/s的圖像數據，也滿足25 ns讀寫周期的要求。

圖4單路圖像數據接收接口時序定義圖

　　2)從FIFO接收圖像數據的時序圖中(如圖4)可以看出，一個水平同步時間內，寫入FIFO的圖像數據有640 byte，而讀出FIFO的數據量為33 Mbyte/s x 18.75 μs=618.75 byte。這樣每一個水平同步時間內FIFO中就會剩余640 byte-618.75 byte=21.25 byte的圖像數據。當垂直同步信號拉低時，FIFO中剩余的圖像數據量達到最大，本設計FPGA控制FIFO半滿即讀，那么FIFO的容量至少應為：2 x 21.25 x480=20400 byte。顯然容量為64 kbyte的CY7C4285V可以滿足設計要求。

　　3)操作簡單。首先，單片64 kbyte CY7CA285V就可以滿足設計要求，而不需串聯多個FIFO，這樣操作起來方便了很多。其次，該FIFO有讀使能、寫使能作為狀態保障，且均采用邊沿觸發方式，使得時序控制簡捷高效，便于FPGA的邏輯實現。

　　3 關鍵技術研究

　　3.1高速寫入方式

　　本設計選用三星公司的K9WBG08U1M作為存儲介質。該芯片容量大小為4 Gbyte，內部分為2片，每片2 Gbyte，可通過片選信號和切換兩片存儲空間，每片由8192塊組成，每塊中有64頁，每一頁都可以存儲4 kbyte的圖像數據和128 byte的狀態信息。本設計要完成對高速圖像數據的存儲任務，普通的Flash寫入方式無法滿足30.72 Mbyte/s。數據存儲速度的要求。因此，大幅提高Flash數據接口的寫入速度，成為系統設計的關鍵。K9WBG08U1M內部平面結構圖如圖5所示，Flash內部的兩片分別為chip1和chip2，4個平面Plane0~Plane3組成1個chip，原始的寫入方式為依次寫滿Plane0、Plane1、Plane2、Plane3，為大幅度提高數據存儲速度，系統采用交錯雙平面頁編程(interleave two-plane page program)的操作方式，并行對chip1、chip2的8個平面進行操作，如圖6所示Interleave two-plane編程時序圖：從chip1的Plane0開始依次寫入每一個平面第1塊的第1頁，即寫入chip1的Plane0的block0的page0后，再橫向連續寫入7頁，那么當循環回chip1的Plane0的block0的page1時，用時25 ns x 4096 x 7=716.8 μs大于頁編程時間tPRoG的最大值700 μs，從而可以不問斷地繼續對chip1的Plane0的block0的page1進行操作，這樣充分利用了頁編程的時間，使Flash的寫入速度提高到40 Mbyte/s，完全可以完成對30.72 Mbyte/s圖像數據的存儲任務。

　圖5 K9WBG08U1M內部平面結構圖

　圖6 Interleave two-plane編程時序圖

　　3.2 圖像數據分析

　　在飛行中該圖像存儲器需要在過載、噪聲等惡劣環境下工作，由于這些干擾很可能丟失一幀或者若干幀數據，為此本文經分析接收圖像時序，為圖像數據編幀如圖7。這樣將圖像數據設定成固定的幀格式，不僅可以穩定地循環采集，便于數據處理；而且即使由于干擾丟掉了一幀或若干幀，也不會影響幀結構的完整性，對于整體數據分析沒有影響。這樣就保證了后續存儲轉發數據的正確性。接收一幀圖像數據的流程圖如圖8所示。

　圖7 圖像存儲數據幀結構

圖8 接收一幀圖像數據流程圖

　　3.3 圖像信息存儲設計

　　如圖9所示待存儲數據的數據流結構，1帶信息幀由1圖像幀和時標及其他信息組成，存入Flash的為帶信息幀，但后續轉發給圖像壓縮單元的數據只能含有圖像幀。為此本文將FIFO設計成9位緩存模式，低8位用來存儲圖像數據圖像幀或時暢汲其他信息，最高位通過“1”或“0”來區分是圖像數據還是幀標志。即將低8位是圖像數據的最高位置高，低8位是時標及其他輔助信息的最高位置低，轉發時只將最高位為1的數據流發送給圖像壓縮單元。

圖9待存儲數據的數據流結構

　　一片K9WBG08U1M的Flash內部有1048576頁，本文所接收的圖像數據：1圖像幀=307 200 byte，1頁容量為4 kbyte，需用75頁，所以1片Flash最多可存儲13981幀視頻圖像。接收圖像幀頻為100 f/s，25s接收2500幀視頻圖像，僅占Flash總容量的1%。采用上述interleavetwo-plane page program的頁編程方式，每75頁代表一幀視頻圖像數據，第76頁用來寫入每一幀的狀態信息。寫入的順序如圖10中箭頭所示。

　圖10存儲區和圖像幀之間的映射關系

　　圖10顯示每一行有8個block，共有512頁，經計算每一行可以完整地存儲6幀圖像數據。當圖像數據完整地寫入75頁，第76頁也寫入狀態信息時，一幀視頻圖像信息就存儲完畢了。然后Plane加1，繼續將圖像數據寫滿前75頁，第76頁寫入時標及附加信息，依次往下寫，當第6幀圖像數據完全寫入Flash后，直接將Flash的塊地址加2，跳到下一行，按照上述操作方式，繼續寫入圖像數據，其流程圖如圖11所示。

　圖11 圖像存儲一幀數據流程圖　

　　4 實驗結果分析

　　如圖12為計算機終端顯示的部分圖像數據，把數據解密后用上位機還原圖像如圖13所示，顯示的是視頻圖像中第2194幀圖像。測試結果顯示，接收數據正確無誤，還原圖像清晰完整。

　圖12部分圖像數據

　圖13視頻圖像還原后得到的第2194幀圖像

　　5 結論

　　本文所設計的數據存儲器能夠實現高速圖像數據的實時存儲及轉發，碼率可達40 Mbyte/s，具有高寫入帶寬和工作穩定、可靠的特點。本設計已在相關項目中得到應用，工作性能良好，具有一定的參考價值。