摘要

　　所有便攜式電子設備，例如手機、收音機、數碼相機及手提電腦等都需要依賴電池來維持電力，為了維持這些電子設備持續工作，必須反復地經由市電通過充電器來對電量耗盡的電池進行充電。而這樣大家習以為常的電池充電過程卻在無形中帶來能源耗損，所以需要創新的技術來降低無謂的能量消耗。特別是在待機的時候可以達到節能法規的要求，例如美國加州能源委員會（California Energy Commission， CEC）節能規范，以及能源之星（Energy Star）標識計劃等，因此本篇文章將會探討一個新型極低待機功耗的電源控制IC。

　　飛兆半導體新推出的FAN302HL驅動控制IC，在手機充電器的應用中可達到低于10mW的待機能源消耗，并且結合多項領先技術來提升低功率反激式轉換器的性能，如：內建高壓激活電路、待機時的低工作電壓與工作電流，采用次級端反饋控制方法調節固定輸出電壓，初級端反饋控制方法調節固定輸出電流。FAN302HL將會成為在待機時的極低功耗電源控制IC設計最好選擇。

　　簡介

　　油價飛漲，原物料價格屢創新高，全球能源管里瀕臨崩潰邊緣，“節約能源”再次成為最熱門的議題。而在環保的觀念持續強化下，現代人對于日常節約能源的觀念越來越健全，但節約能源除了把不用的電器關閉或是采取定時開關方式節約能源外，其實這些電子裝置本身因電源電路設計的限制。平日開啟運作及待機的電源功耗日益增多，使得能源的應用效率低下，有效的電源管理，才能讓“節能”的效益更加立竿見影。電源管理方面最重要的趨勢，就是使待機功耗降至最低。一般可能認為，與工作時電源的耗電量比起來，電子設備待機時所消耗的電量是微乎其微。其實這與事實相去甚遠，所以美國加州能源委員會（California Energy Commission， CEC）節能規范，以及能源之星（Energy Star）標識計劃等，在所有電源的規劃當中，對于“待機功耗”的規范極為重視。因此在國際能源總署（IEA）的推動和倡導下提出“1瓦計劃”的能源規劃，目標是到2010時將大部份電器產品的待機功耗降到1瓦，而美國也在2007年12月頒布了“2007美國能源獨立與安全法案”，為消費類電器設備制定了第一個強制性的聯邦能源標準。

　　其中令人注目的是在2008年11月世界主要手機供貨商公布的新手機充電器的待機規范，明確定義出不同的待機功耗有不同的標識星級，如圖1所示為新手機充電器的待機功耗標準，其中最高五顆星的待機功耗必須降低至30mW以下，因此，要如何使電源轉換器達到更低的待機功耗，將會是電源設計工程師未來所需要迎接的挑戰。

　　FAN302HL待機功耗來源分析與低待機功耗解決方案

　　如何使FAN302HL的待機功耗降低到30mW以下，甚至達到更低10mW，以下會有詳細的分析介紹。首先可以先以基本常用的反激式轉換器的電源架構來做分析，如圖2所示。

　　圖2：典型的反激式轉換器電路

　　圖3：待機功耗各部份的分析示意圖

　　從圖3可看出待機功耗的分布，對一個反激式轉換器而言，主要的待機功耗包括了開關功耗（switching loss）和傳導功耗（conduction loss）以及PWM控制電路所造成的功耗。表1、表2、表3、表4分別對這些主要功耗，列出估算公式與改善對策。

　　1、控制電路損失（15%）：由表1與等式（1）中可知，在待機時為了使PWM IC維持正常的工作，在輔助線路設計上必須確認能夠提供足夠的電壓供應（VDD），由于FAN302HL的最低工作電壓（VDD_OFF）為5V，所以通常設計在7V附近最為理想。而在PWM IC工作電流方面，FAN302HL擁有多段的電流工作控制，如圖4所示，當工作在脈沖模式（Burst mode）時，會以極低的工作電流，來降低FAN302HL的待機功耗。

　　2、初級端組件損失：由表2中可知，初級端組件損失主要是由激活電阻損失、緩沖器損失與功率晶體管（Power MOSFET） 損失的總和。

　　激活電阻損失（1%）：為了使PWM IC在正常工作前能獲得電源電壓，通常會設置有激活電路，如圖5，所示，但PWM IC從輔助繞組獲得電源供應之后，激活電路便失去作用，但此時激活電阻上的跨壓仍然會持續造成功耗，等式（2）所示，FAN302HL內建高壓激活電路（HV）代替傳統激活電路的設置，可減少激活電阻造成的功耗并可加速開機時間與高壓的激活能力。

　　緩沖器損失（13%）：當功率晶體管關閉的同時，會在漏極/源極之間的電壓（VDS）上產生較高的尖峰電壓，如圖6所示，這是由于變壓器上的泄漏電感所導致，因此避免泄漏電感的產生與峰值電流的增加，就能有效地改善消耗損失，如等式（3）

　　功率晶體管損失（29%）：在功率晶體管損失的部份中，主要包含了開關與傳導損失，如等式（4）（5）所示，而在手機充電器的應用中又以開關損失占大多數，因此除了挑選合適的功率晶體管外，經由脈沖模式（Burst mode）技術，減少單位時間內功率晶體管的開關次數來降低開關損失并維持輸出電壓的穩定，可有效改善此部份的功耗，圖7為Power MOSFET相關參數。

　　3、變壓器鐵芯損失（2%）：變壓器傳輸電能時的消耗主要分為銅損和鐵損，銅損是初級端電流流經變壓器線圈阻抗上造成的耗損，但是在空載待機的情況下流經變壓器線圈上的電流很小，因此在此條件下銅損的影響可被忽略。表5與等式（6）所列為鐵損的功耗公式，從式中可知降低開關頻率與磁通密度可以改善鐵芯損失，而調整磁通密度時，勢必會提高匝數比，而線圈匝數增加也會導致銅損上升，如等式（7）所示，因此需要合理的設計磁芯的磁通密度和工作頻率來達到功耗的改善

　　4、次級端組件損失：由表4中可知，次級端組件損失主要是由輸出二極管、分流調節電阻與光耦合器損失的總合。

　　輸出二極管損失（2%）：圖8所示為輸出二極管功耗路徑，當電流在流過二極管為正向時，會與PN兩極體上所產生的正向導通電壓來造成損失，如等式（8）所示，因此挑選較低正向導通電壓的輸出二極管是必備條件之一。

　　分流調節電阻損失（2%）：由于在分流調節器必需經由分流調節電阻來導通動作并與參考電位來做比較，以達到恒定輸出電壓，但此調節電阻仍會占據少量功耗，如等式（9）所式，因此提高調節電阻可以有效改善功耗，但同時也會影響到反饋穩定度，因此在這部份的取舍也是要仔細考慮，圖9為功耗路徑。

　　光耦合器損失（35%）：光耦合器用來提供次級端到初級端間的訊號傳遞并免于噪聲干擾，同時也提供了穩壓控制的訊號路徑，經由電流限制電阻器（Rbias）來提供光耦合器正常工作電流，以達到穩定的工作，但是所流經的電流限制電阻器也會對系統造成一定的功耗產生，如等式（10）所式，因此這部份的取舍也需要好好考慮，路徑圖如圖9所示。

　　由上述的論述可以很明顯的看出，無論是開關功耗（switching loss）和傳導功耗（conduction loss）或是由PWM控制電路所造成的功耗，大部份都與開關頻率有很密切的關系，因此需要更有效的控制待機時所產生的功耗。FAN302HL采用脈沖模式（Burst mode）的技術，來達到省電的效果。FAN302HL所使用的方式為依據FB引腳的電壓變化來判斷脈沖模式的導通周期，達到在無載時的極低待機功耗，從圖10中可知FB引腳除了PWM任務調節外，也負責脈沖模式任務的調節。當IC工作在脈沖模式時FB引腳會判斷該電壓準位所發生的動作，當VFB低于VFB_L時，會去強制關掉PWM輸出，使之無能量供給，增加脈沖周期，此時輸出電壓會有些下降，因而VFB很快提高，所以當VFB高于VFB_H時會在強制導通PWM，以供給輸出能量，借用如此交替的運作來達到合適的脈沖模式調配。從圖11中可看到脈沖模式時的動作原理與脈沖模式時的相關參數。

　　FAN302HL無載待機功耗計算實例

　　使用飛兆半導體所研發出的節能PWM IC；FAN302HL，放置于測試板上，如圖12所示（其額定輸出電壓與電流規格為5V/1A），測量條件為；輸入264V交流電壓并工作在無載，并由表5所計算出功耗值，待機功耗約9.07mW。此結果與系統實際測試結果相差不多，圖13為系統實測結果圖。

　　結論

　　在電源領域，已越有越來越多對于極低待機功耗的產品需求，因此本文主要針對飛兆半導體新推出的FAN302HL驅動控制IC來探討降低電源整體待機功耗的方法。以數學表示式計算出主要的開關和控制電路損失，并介紹用多項飛兆半導體創新的專利技術去實現更低的整體待機功耗。最后在額定輸出電壓/電流規格為5V/1A，264V交流輸入且輸出無載時，使待機功耗可以達到小于10mW的結果。此外FAN302HL驅動IC除了可以實現極佳的節能控制外，也可實現高頻工作（85KHz）與高效率工作，絕對可以滿足手機充電器的應用，達到“輕薄短小”的目標。