小編作為一名硬件開發(fā)工程師，說實話對芯片的設(shè)計與制造不是太懂，于是乎查閱了相關(guān)文檔，和大家一起分享下芯片的設(shè)計與制造流程。

芯片制作完整過程包括：芯片設(shè)計、晶片制作、封裝制作、成本測試等幾個環(huán)節(jié)，其中晶片制作過程尤為的復雜。

一、芯片設(shè)計

1、芯片的HDL設(shè)計

芯片構(gòu)架的設(shè)計一般是通過專門的硬件設(shè)計語言Hardware Description Languages (HDL)來完成，所謂硬件設(shè)計語言( HDL)，是一種用來描述硬件工作過程的語言?，F(xiàn)在被使用的比較多的有 Verilog 、 VHDL。 這些語言寫成的代碼能夠用專門的合成器生成邏輯門電路的連線表和布局圖，這些都是將來發(fā)給芯片代工廠的主要生產(chǎn)依據(jù)。對于硬件設(shè)計語言（ HDL）一般人都不會接觸到，在這里只給大家介紹一下：在程序代碼的形式上HDL和C也沒有太大的不同，但實際功能完全不同，比如Verilog語言中基本的一條語句：

always@(posedge clock) Q <= D;

這相當于C里面的一條條件判斷語句，意思就是在時鐘有上升沿信號的時候，輸出信號 'D' 被儲存在'Q'。

通過此類的語句描述了觸發(fā)器電路組成的緩存和顯存之間數(shù)據(jù)交換的基本方式，綜合軟件依靠這些代碼描述出來的門電路的工作方式生成電路的。在芯片的設(shè)計階段基本上都是通過工程師們通過Verilog語言編制HDL代碼來設(shè)計芯片中的所有工作單元，也決定該芯片所能支持的所有技術(shù)特征。這個階段一般要持續(xù)3到4個月（這取決于芯片工程的規(guī)模），是整個設(shè)計過程的基礎(chǔ)。

2、芯片設(shè)計的debug

在上述的工作完成后，就進入了產(chǎn)品設(shè)計的驗證階段，一般也有一兩個月的時間。這個階段的任務就是保證在芯片最后交付代工廠的設(shè)計方案沒有缺陷的，就是我們平時所說的產(chǎn)品的“bug”。這一個階段對于任何芯片設(shè)計公司來說都是舉足輕重的一步，因為如果芯片設(shè)計在投片生產(chǎn)出來以后驗證出并不能像設(shè)計的那樣正常工作，那就不僅意味著重新設(shè)計。整個驗證工作分為好幾個過程，基本功能測試驗證芯片內(nèi)的所有的門電路能正常工作，工作量模擬測試用來證實門電路組合能達到的性能。當然，這時候還沒有真正物理意義上真正的芯片存在，這些所有的測試依舊是通過HDL 編成的程序模擬出來的。

3、芯片設(shè)計的分析

接下來的驗證工作開始進行分支的并行運作，一個團隊負責芯片電路的靜態(tài)時序分析，保證成品芯片能夠達到設(shè)計的主頻 ；另外一個主要由模擬電路工程師組成的團隊進行關(guān)于儲存電路，供電電路的分析修改。 和數(shù)字電路的修正工作相比，模擬工程師們的工作要辛苦的多，他們要進行大量的復數(shù)，微分方程計算和信號分析，即便是借助計算機和專門的軟件也是一件很頭疼的事情。同樣，這時候的多有測試和驗證工作都是在模擬的狀態(tài)下進行的，最終，當上述所有的工作完成后，一份由綜合軟件生成的用來投片生產(chǎn)門電路級別的連線表和電路圖就完成了。

4、FPGA驗證

但是，圖形芯片設(shè)計者不會立即把這個方案交付廠家，因為它還要接受最后一個考驗，那就是我們通常所說的FPGA (Field Programmable Gate Array)現(xiàn)場可編程門陣列來對設(shè)計進行的最終功能進行驗證。 對于集成一億多個晶體管超級復雜芯片，在整個使用硬件設(shè)計語言（ HDL）設(shè)計和模擬測試的過程中，要反復運行描述整個芯片的數(shù)十億條的指令和進行真正“海量”的數(shù)據(jù)儲存，因此對執(zhí)行相關(guān)任務的的硬件有著近乎變態(tài)的考驗。

二、芯片制造

根據(jù)設(shè)計的需求，生成的芯片方案設(shè)計，接下來就是打樣了。

1、 芯片的原料晶圓

晶圓的成分是硅，硅是由石英沙所精練出來的，晶圓便是硅元素加以純化（99.999%），接著是將些純硅制成硅晶棒，成為制造集成電路的石英半導體的材料，將其切片就是芯片制作具體需要的晶圓。晶圓越薄，成產(chǎn)的成本越低，但對工藝就要求的越高。

2、晶圓涂膜

晶圓涂膜能抵抗氧化以及耐溫能力，其材料為光阻的一種，

3、晶圓光刻顯影、蝕刻

該過程使用了對紫外光敏感的化學物質(zhì)，即遇紫外光則變軟。通過控制遮光物的位置可以得到芯片的外形。在硅晶片涂上光致抗蝕劑，使得其遇紫外光就會溶解。這是可以用上第一份遮光物，使得紫外光直射的部分被溶解，這溶解部分接著可用溶劑將其沖走。這樣剩下的部分就與遮光物的形狀一樣了，而這效果正是我們所要的。這樣就得到我們所需要的二氧化硅層。

4、攙加雜質(zhì)

將晶圓中植入離子，生成相應的P、N類半導體。

具體工藝是是從硅片上暴露的區(qū)域開始，放入化學離子混合液中。這一工藝將改變攙雜區(qū)的導電方式，使每個晶體管可以通、斷、或攜帶數(shù)據(jù)。簡單的芯片可以只用一層，但復雜的芯片通常有很多層，這時候?qū)⑦@一流程不斷的重復，不同層可通過開啟窗口聯(lián)接起來。這一點類似所層PCB板的制作制作原理。 更為復雜的芯片可能需要多個二氧化硅層，這時候通過重復光刻以及上面流程來實現(xiàn)，形成一個立體的結(jié)構(gòu)。

5、晶圓測試

經(jīng)過上面的幾道工藝之后，晶圓上就形成了一個個格狀的晶粒。通過針測的方式對每個晶粒進行電氣特性檢測。 一般每個芯片的擁有的晶粒數(shù)量是龐大的，組織一次針測試模式是非常復雜的過程，這要求了在生產(chǎn)的時候盡量是同等芯片規(guī)格構(gòu)造的型號的大批量的生產(chǎn)。數(shù)量越大相對成本就會越低，這也是為什么主流芯片器件造價低的一個因素。

6、封裝

將制造完成晶圓固定，綁定引腳，按照需求去制作成各種不同的封裝形式，這就是同種芯片內(nèi)核可以有不同的封裝形式的原因。比如：DIP、QFP、PLCC、QFN 等等。這里主要是由用戶的應用習慣、應用環(huán)境、市場形式等外圍因素來決定的。

7、測試、包裝

經(jīng)過上述工藝流程以后，芯片制作就已經(jīng)全部完成了，這一步驟是將芯片進行測試、剔除不良品，以及包裝。

三、芯片功能測試

完成了上面的一步，芯片就已經(jīng)制造完成，接下來就是芯片的驗證

通常需要將芯片貼到PCB上，逐步驗證每一個功能是否正常。

如有不正之處，還請指正，讓我們共同進步，謝謝