中國北京，2020 年3月2日—— MathWorks 今天宣布，HDL Verifier 從現已上市的 Release 2019b 開始提供對 Universal Verification Methodology (UVM) 的支持。HDL Verifier 能夠讓開發 FPGA 和 ASIC 設計的設計驗證工程師直接從 Simulink 模型生成 UVM 組件和測試平臺，并在支持 UVM 的仿真器（比如來自 Synopsys、Cadence 和 Mentor 的仿真器）中使用這些組件和測試平臺。

Wilson Research Group 的一項最近研究發現，48% 的 FPGA 設計項目和 71% 的 ASIC 設計項目依賴 UVM 進行設計驗證。通常，算法開發人員和系統架構師在 MATLAB 和 Simulink 中開發新算法內容。然后，設計驗證(DV)工程師在為 RTL 測試平臺手工編寫代碼時使用 MATLAB 和 Simulink 模型作為參考，這一過程極其耗時。現在借助 HDL Verifier，DV 工程師可以從已經在 Simulink 中開發的系統級模型自動生成 UVM 組件，如序列或記分板。在為諸如無線通信、嵌入式視覺和控制等應用中使用的 ASIC 和 FPGA 設計而開發測試平臺時，此方法可以減少驗證工程師所花費的時間。

“借助 Simulink，我們在手工編寫生產 UVM 測試平臺、測試序列和記分板上花費的時間可以減少大約 50%，從而有更多時間專注于突破性創新應用。”Allegro MicroSystems 的 ASIC 開發經理 Khalid Chishti 說，“我們針對汽車應用設計的 ASIC 依賴 UVM 進行生產驗證，為這些設備開發算法曾是一項繁瑣的任務，而 MATLAB 和 Simulink 對此進行了簡化。”

HDL Verifier 增添了一些新功能，例如，從 MATLAB 和 Simulink 中生成 UVM 組件、SystemVerilog 斷言和 SystemVerilog DPI 組件，現在可向負責 ASIC 和 FPGA 生產驗證的設計驗證團隊提供更多擴展性支持。這些設計驗證團隊原本通過在 SystemVerilog 中手工編寫代碼，進而在 HDL 仿真器中開發嚴格測試平臺，現在，他們能夠從現有 MATLAB 和 Simulink 模型直接生成驗證組件，并重用這些模型加快創建生產驗證環境的速度。

“根據 Wilson Research 和 Mentor Graphics 的 2018 年功能驗證研究，DV 工程師在開發測試平臺中花費在 ASIC 和 FPGA 項目上的時間，大約占他們工作時間的五分之一。”MathWorks 首席 HDL 產品營銷經理 Eric Cigan 說，“HDL Verifier 能夠從現有 MATLAB 和 Simulink 模型生成 UVM 和 SystemVerilog DPI 組件，不僅可以提高 DV 工程師的生產效率，而且會增進系統架構師、硬件設計師與 DV 工程師之間的合作。”

HDL Verifier R2019b 現已在全球上市。要了解更多信息，請訪問 mathworks.com/verify。

圖示：HDL Verifier從Simulink模型生成UVM組件? MathWorks

關于 Allegro Microsystems
Allegro MicroSystems 正在重新定義動力和傳感技術的未來。從綠色能源到先進的機動和運動控制系統，我們的團隊熱衷于開發推動世界進步并給我們的客戶帶來競爭優勢的智能解決方案。Allegro 具有遍布全球的工程、制造和支持能力，是深受大型企業和區域市場領導者信任的合作伙伴。請訪問 www.allegromicro.com。

關于 MathWorks
MathWorks 是數學計算軟件的領先開發商。它所推出的 MATLAB 被稱為“科學家和工程師的語言”，是一種用于算法開發、數據分析、可視化和數值計算的程序設計環境。Simulink 是一個面向多域和嵌入式工程系統仿真和基于模型設計的框圖環境。全球的工程師和科學家們都依賴于 MathWorks 公司所提供的這些產品系列，來加快在汽車、航空、電子、金融服務、生物醫藥以及其他行業的發明、創新及開發的步伐。MATLAB 和 Simulink 產品也是全球眾多大學和學術機構的基本教研工具。MathWorks 創建于 1984 年，總部位于美國馬薩諸塞州的內蒂克市 (Natick, Massachusetts)，在全球 16 個國家/地區擁有 4500 多名員工。有關詳細信息，請訪問 mathworks.com。