國內EDA領軍企業北京華大九天科技股份有限公司近日宣布，中國半導體設計公司，業界知名的電源管理芯片和分立器件提供商豪威集團-上海韋爾半導體股份有限公司(以下簡稱“韋爾股份”)已采用華大九天的Empyrean Polas?工具作為其可靠性分析解決方案，更大限度保障分立器件和電源芯片的設計可靠性及設計合理性。

Empyrean Polas?是一款適用于IC版圖設計和分立器件版圖設計的可靠性和設計合理性分析工具，能夠結合PCB和封裝設計，形成完整系統分析解決方案。

在電源管理芯片設計中，工程師可運用Polas進行PowerMOS導通電阻Rdson（包括Inter-connection、PCB及Package）分析、導通路徑的EM/IR-drop分析、MOSFET開啟信號延遲以及信號完整性分析等，對芯片核心組件進行全方位性能可靠性檢查。此外，將Empyrean Polas?用于芯片PDN網絡、關鍵路徑網絡電阻以及EM/IR-drop分析，可進一步指導優化設計。

“隨著設計復雜度的提升，Power設計場景也趨于復雜。除了單管，不同類型的多管串聯也成為設計的一部分，華大九天的Polas工具對于多管串聯等復雜設計的Rdson和EM分析中有很好的指導作用，從Rdson的分net分層次的結果展示以及EM分析展示的PAD電流和分net分層次的EM/IR-drop展示,能很好地幫助我們發掘連線問題、PAD分布問題和可靠性問題，并能在保證可靠性前提下減少冗余，指導優化版圖，減小芯片面積。”韋爾股份旗下企業，豪威模擬集成電路（北京）有限公司研發總監林建輝對Polas在電源管理芯片設計中的表現予以肯定。

在分立器件設計中，Empyrean Polas?可計算各種工藝場景下分立器件的導通電阻Rdson，分析 conductorlayer、PCB和Package設計的可靠性分析和合理性，指導器件和版圖設計、測試和封裝方案等。

韋爾股份MOS器件設計經理董建新在回顧雙方的探索合作時講到，“在傳統分立器件設計流程中，不同工藝參數下的導通電阻、芯片的可靠性、測量針卡的制作都是通過不斷流片、制作多版針卡并測試的方式完成，研發周期長、成本高，并且由于wafer的差異性和測試的差異性，往往得不到想要的結論。通過與華大九天合作，我們第一次創新性地在分立器設計中引入可靠性和設計合理性工具，在設計階段從layout出發，模擬出整個芯片各個工藝參數下的導通電阻、完善可靠性方案以及不同測試針卡下預期測試結果。按此方案，已完成數十顆產品的參數適配，與測試數據的誤差多數在3%以內，整體在5%以內。目前此方案已導入到設計的主流程，減少研發階段流片次數和針卡制作次數，縮短研發周期、降低研發成本。”

韋爾股份董事、高級副總裁紀剛表示，“韋爾作為一家領先的國際半導體公司，通過環保、易用的產品，提高生活質量。以專有的創新開放的理念，專注自主研發，在手機、電腦、電視、通訊、安防、車載、穿戴、醫療等領域產生巨大影響力。秉承簡潔簡約實用風格，Empyrean Polas?很好地契合韋爾的需求，解決了我們的設計痛點，在節省研發及生產成本的同時，幫助韋爾產品更快更安全地推向市場。韋爾和華大九天實現了眾望所歸的雙贏合作。”

華大九天副總經理陸濤濤表示，“EmpyreanPolas?是華大九天模擬電路設計產品線中獨樹一幟的解決方案，能夠得到韋爾的肯定，我們感到非常榮幸。我們的磨合過程集合了雙方團隊中優秀的模擬設計工程師和軟件開發工程師，結合韋爾的設計痛點和華大九天的技術特點，我們創造性地為韋爾定制了一套專屬方案，加速韋爾產品迭代和降低韋爾產品成本，也挖掘了Polas的更多可能。華大九天期待可以在更多的領域助力韋爾取得成功。”